图片 2

图片 1

[据DARPA官网9月13日综合报道]9月13日,DARPA官方公布了电子产业复兴计划的最新投资。DARPA希望开辟新的创新途径,以应对迫在眉睫的工程和经济挑战。电子产业复兴计划将在未来四年中投资数亿美元,鼓励先进新型材料、电路设计工具和系统架构的研发。除DARPA现有的约六个项目以及资助美国大学基础电子学研究的大型项目以外,DARPA还在跨部门公告中宣布将增加6个新的产业促进项目。DARPA微系统技术办公室主管Bill
Chappell认为,摩尔定律(集成电路的晶体管数量每18-24个月会翻一番,而每个晶体管的成本将会下降)指导电子行业已有50余年。这条定律使科技界不断追求规模的扩张,而掌握技术者业已获得了最大的商业利益和防御能力带来的最大收益。虽然摩尔定律仍然适用,但若要赶上定律的预期,设计和生产将变得愈加困难和昂贵。当前,电子产业当前的发展轨迹正在给商业和国防发展增加负担。

电工电气网】讯

近年来,硬件创新跟不上软件技术进步的问题一直困扰着美国军方。国防部高级研究计划局去年推出了一项为期5年、总值15亿美元的电子复兴计划,用以支持芯片技术的开发。上周,数以百计的工程师齐聚旧金山,在这个靠近硅谷湾区的明星城市,由DARPA组织的美国首次“电子复兴计划”峰会拉开帷幕。峰会上,DARPA现已遴选出首批研究项目及团队,准备探索新方法以彻底改变美国芯片的开发和制造。

为此,DARPA引入了电子产业复兴计划。电子产业复兴计划的三大支柱研究方向为:材料和集成、电路设计与系统架构。DARPA新公布的6个项目分属三大支柱研究方向之下,每年将吸引7500万美元的投资。最终,在电路的缩放规模无法降低成本时,ERI将成为技术进步的必要基础。

最可怕的是比强的人都比你努力,美国芯片行业绝对是世界第一,但美国并没有沉溺在优越之中,美国DARPA竟要投资15亿美元,要重塑芯片行业,中国芯片产业与美国本就有很大的差距,努力程度上我们还要再加把劲。

ERI Summit现场

以下是6个项目的分类简介:

据TechCrunch报道,美国国防部下属研究机构——美国国防高级研究计划局正在举办“电子产业复兴计划”(Electronics
Resurgence
Initiative),旨在通过资助业内潜力巨大但未经证实的新想法,帮助重塑芯片技术行业。

本次峰会演讲者,包括今年的图灵奖得主、Google母公司Alphabet的董事会主席、前任斯坦福校长John
Hennessy等多位高科技公司的掌门人和学界领袖。在这场为期三天的大会上,讨论的议题包括下一代人工智能的硬件,如何应对摩尔定律的终结,材料与集成等等。但大会的详细讨论,在网上披露甚少。

一、系统架构

DARPA计划在未来几年中在这方面花费高达15亿美元,其中大约7500万美元今天被指定给几个新的合作伙伴。“电子产业复兴计划”是DARPA于去年推出的,自从那时起,它已经向全美大学和研究实验室中征求了建议,并最终确定了选择资助的几个对象。

电子复兴计划的预算使DARPA在硬件上的一般年度支出增加了四倍左右。入围的初始项目反映出这一计划重点关注三个领域:芯片设计、架构、材料和集成。负责管理该计划的DARPA办公室负责人威廉·沙佩尔说:“电子复兴计划正在酝酿一场电子产品设计的革命。DARPA希望自动设计工具能够激励那些不具备大型芯片制造商资源的小型公司进行同步创新。”

系统架构方向包括独立运作的两个主要项目:

DARPA“电子复兴计划”的合作伙伴和参与者很多,包括麻省理工学院、斯坦福大学、普林斯顿大学(Princeton)、耶鲁大学、加州大学、IBM、英特尔、高通以及多个国家实验室(National
Labs)等等。每个机构通常参与六个子程序之一,而每个子程序都有自己的首字母缩略词:

这些项目共分成三组,共计六个类别。

1.
软件定义硬件:SDH将构建可重配置的硬件和软件,其性能接近特定用途集成电路,并可以运行数据密集型算法(该算法可能是未来机器学习和自主系统的基础)。在现代战争中,传感器提供的成千上万条ISR数据、物流/供应数据与人员效能测定数据是决策的基础。这些数据的利用依赖于大规模运行的算法。

1)软件定义硬件——计算通常在通用处理器上完成,但是特殊的处理器可以更快地完成任务。问题是,这些“应用专用集成电路”的创建既昂贵又耗时,而SDH是“基于正在处理的数据可以实时重新配置的硬件和软件”;

有两类项目与设计相关:电子装置的智能设计,一流的开源硬件。

2.
特定域片上系统:驱动该项目的需求为:通过单个可编程框架快速开发多应用系统。可编程框架允许片上系统设计人员将通用/特殊目的电路(例如特定用途集成电路)、硬件加速器协同处理器、存储器和输入/输出元素混合并匹配植入片上系统,用于开发特定技术领域内的应用程序。软件定义无线电(software-defined
radio)是特定技术领域之一,其包括移动通信、卫星通信、个人局域网、所有类型的雷达以及电子战空间中的应用。

2)特定领域的芯片系统——这与SDH有关,但它主要是在自定义芯片(例如,图像识别或消息解密)和通用芯片之间找到正确的平衡。DSSoC旨在创建“单一可编程框架”,让开发人员可以轻松地混合和匹配ASIC、CPU以及GPU等部件;

IDEA

二、电路设计

3)电子硬件智能设计——在相关的说明上,创建这种芯片的实际物理布线布局是个非常复杂和专业的过程。IDEA希望将设计芯片的时间从一年缩短到一天,“以开创国防部硬件系统24小时设计周期的时代。”在理想情况下,这个过程甚至不需要人类参与。但毫无疑问,专家们会审查最终的设计;4)Posh开源硬件——POSH计划创建开源的片上系统设计和验证生态系统(包括技术、方法和标准),以使超复杂的SoC设计更具成本效益。使复杂SoC设计门槛降低的新工具将为特定用途的设计开辟创新领域新纪元,主要体现为开源软件在应用层面的创新;

IDEA旨在创建一个“无需人工参与”的芯片布局规划生成器,让没什么专业知识的用户也能在一天内完成硬件设计。

电路设计方向主攻降低设计所需的时间和复杂度,包括两个主要项目:

5)三维单片片上系统——将处理器和芯片连接到中央存储器和执行系统的标准模型会导致严重的瓶颈,所以3DSoC的目标是将所有东西合并成一个栈,并“集成逻辑、内存和输入输出元素,以大大缩短计算时间,同时使用更少的功率。”

而DARPA的愿景,是最终让机器取代人类进行芯片设计。

1.
电子硬件智能设计:IDEA计划设计一个“无人参与闭环”布局生成器,可使用户在24小时内完成电子硬件的物理设计,无需电子设计专长。IDEA将开发算法和软件,用于创建自动化统一布局生成器,为混合信号集成电路、系统级封装和印制电路板的设计提供便利。

6)新型计算需求基础——处理器的“标准模型”加上短期和长期记忆被称为冯·诺依曼架构(Von
Neumann
architecture),它是以该计算技术和理论的创始人名字命名的,几乎所有的计算都是这样完成的。但DARPA认为,现在是时候超越这一点了,用“新的材料和集成方案”创建“新颖的计算拓扑”,以消除或减少数据移动的方式处理数据。正如你所能看到的,这是一部科幻小说,但如果我们不试图逃离冯·诺依曼的束缚,他将永远主宰我们。

这个领域最大的拨款给予Cadence公司David
White领导的项目。“这个计划将为我们的模拟、数字、验证、封装和PCB
EDA技术奠定基础”,Cadence公司表示。

2.
高级开源硬件:POSH计划创建一个开源的片上系统设计和验证生态系统(包括技术、方法和标准),以使超复杂SoC的设计具有成本效益。DARPA的ERI团队希望,使复杂SoC设计门槛降低的新工具将为特定用途的设计开辟创新领域新纪元,主要体现为开源软件在应用层面的创新。

正如你所看到的,这些都是极具雄心的想法,但不要奢望DARPA将这些研究人员联合起来,立即就能创造出有用的东西。国防部是基础科学的坚定支持者,无数基础研究都是由空军、DARPA或其他准军事机构资助的。因此,可以把这个项目看作是美国试图在某些重要领域刺激创新的举动,而这些领域也恰好具有军事意义。

PCB EDA指的是印刷电路的自动化设计。据Cadence高级副总裁Tom
Beckley介绍,他们的EDA平台Virtuoso已经包含机器学习技术,有大约30位工程师正从事这方面研究,而IDEA的支持能让更多机器学习工程师加入其中。

三、材料和集成DARPA希望利用非常规电子材料的集成增强常规硅基电路的性能,并继续在传统上与电路缩放相关的性能方面取得进展。

DARPA的一位代表解释说,在这些项目下,有7500万美元用于资助各种项目,不过具体情况直到最后才会确认。这是2018财年的资助金额,根据不同项目的优点和要求,可能会增加更多款项。这一切都来自于对整个ERI的15亿美元预算。ERI峰会正在进行中,参与者和DARPA代表分享信息,交换意见和设定期望。毫无疑问,明年峰会将再次召开,届时将有更多项目入选。

IDEA的全部入围名单如下:

1.
三维单片片上系统项目主要开发材料、设计工具和制造技术。该项目将在单个衬底上构建三维微系统,不同于通常的平面二维微电子芯片。三维系统将使逻辑、存储和I/O元件的封装更有效率,能够大幅减少计算时间(只有原来的1/50),功耗也较少。

DAPRA所投资的重点项目,是一些创意但又有发展潜质的项目,而并不是为了立即在商业上赚钱,对基础研究非常重视,有些伟大的创新可是从最基本的理论中走出来的,这一点对我们也是还是很有意义的。

以上。项目详情DARPA没有公布。不过也有一些信息具备参考价值。

2.
新型计算需求基础项目:其目标是跨越传统逻辑与存储功能的鸿沟。在存储器和处理器之间移动数据所造成的时间延迟和能量损耗是当今计算机性能的主要限制。研究人员将通过开发新的材料、组建和算法来克服“内存瓶颈”,加速数据在内存和逻辑电路之间的移动;或设计完全新颖的结构,使逻辑和存储电路形成更复杂的网格结构。

去年的EDPS 2017上,David
White讲述了Cadence旗下Virtuoso平台的相关进展。他主要提及了EDA领域面临的现状,以及如何使用机器学习技术进行芯片设计等等相关情况。

上述6个项目与DARPA现有的电子产业项目一起,为电子产业的创新和发展构建了持久的基础,并将在2025-2030年间,对美国国家安全产生重要影响。(中国航天系统科学与工程研究院
李薇濛 孔紫琴)

David White的PPT传送门在此:_David_White.pdf

图片 2

这个方向也和DARPA的需求一致。

此外,前面提过英伟达也参与了这个项目。据透露,英伟达正在开发中的最新技术,也将用于这个研究之中。英伟达的研究,其实是在DARPA“更快速实现电路设计”计划之中。

POSH

POSH旨在将开源的文化和能力,带入硬件设计领域。官方解释说:“为了让定制化、高性能的SoC系统更加普及,POSH计划需求开发可持续的开源IP生态,以及相应的验证工具。”

DARPA希望在POSH计划的支持下,能够创建一个经过验证的基础架构,每一个新的设计无需从零开始,而且要为基于开源检查的用户提供更深层次保证。

简单讲就是一句话,用开源的方式,实现超复杂SoC的低成本设计。

POSH的获资助入围名单如下:

通过上述列表可见,来自桑迪亚国家实验室的Eric
Keiter,获得了最多的资金支持。

Eric
Keiter几年前领衔研发了Xyce,这是一个开源的SPICE引擎。Xyce能够通过大规模并行计算平台,解决特大电路问题,能在常见的桌面平台和Unix等平台上运行。

除了模拟电子仿真之外,Xyce还可用于研究其他网络系统,例如神经网络和电网等等。当然Xyce是开源的。

与架构相关也是两个计划:软件定义的硬件和特定域片上系统。

SDH

这个计划的目标,是构建运行时可基于所处理数据实时重新配置的软件和硬件。

DARPA对这种软件+硬件的期望不低,是要在数据密集型算法上,性能媲美ASIC,又不能牺牲多功能性和可编程性。

当然,更不能像ASIC那样,为每一种应用开发专门的电路。

DARPA想借这个计划,让美国国防部广泛使用机器学习和里AI来实现预测性后勤工作,支持决策、情报、监控和侦查等功能。

这一领域的资金,最大一笔2270万美元拨给了英伟达。英伟达说,他们计划在项目期间通过硬件和软件原型来展示创新的技术。

△Stephen Keckler

合同为期4年,团队由分管架构研究的英伟达副总裁Stephen
Keckler负责,成员除了英伟达员工之外,还有来自MIT、伊利诺伊大学香槟分校加州大学戴维斯分校的研究者们。

Keckler也是德克萨斯奥斯汀大学教授,他的研究领域包括并行计算架构、高性能计算、高能效架构、嵌入式计算等等。

关于英伟达具体要怎样造出性能媲美ASIC又多功能、可编程的芯片,并没有太多的介绍。不过这个项目的成果,受益者不止DARPA一家。Keckler说:“通过这个ERI项目开发的技术,会对电子计算设备的未来,和英伟达的未来产品有潜在影响。”

入选SDH的有9个团队:

DSSoC

这个计划的总体目标,是开发一个可编程框架,用来快速开发多用途的片上系统。这个框架,要让SoC设计者更容易针对特定领域的问题,将通用处理器、专用处理器、硬件加速器、内存、输入/输出等内核结合、搭配起来。

DARPA说,这一领域的团队会从软件定义的无线电入手进行探索,帮国防部构建灵活、适应性强、可管理、能对抗复杂信号环境的无线电系统。

DSSoC最高的一笔资金是1740万美元,拨给了亚利桑那州立大学副教授Daniel
Bliss。在这个项目中,Bliss负责的部分叫做专注于领域的高级软件重新配置异构。

亚利桑那州立大学介绍说,这个项目,与Bliss在学校里负责的无线信息系统和计算架构实验室有着一致的目标,都是构建一个新框架,来推进高性能、嵌入式、异构的下一代处理器的开发。

团队里除了亚利桑那州立大学的成员之外,还有卡耐基梅隆大学、密歇根大学的学者,他们还会和ARM、EpiSys
Sciences、通用动力等公司合作。

Bliss说,他们会理解如何构造这种新型芯片,开发出构造这类芯片的工具,还会提供为这类芯片编程让它运行多种应用的软件和分析工具,包括在芯片内实时运行的工具。

另外,他们还计划在芯片中嵌入机器学习功能,让芯片能自己学习。

紧随其后的是一笔1470万美元的资金,拨给了IBM,由沃森研究中心的Pradip
Bose负责。

DSSoC全部入选项目如下:

在材料和集成领域,也有两个计划:单片三维片上系统;新计算所需基础。

3DSoC

所谓3DSoC,就是在CMOS基础上增加多层互连电路,来实现50倍的功率计算时间提升以及降低功耗。

这个计划入围的团队最少,只有两个。

去年7月,Max
Shulaker团队在Nature上发表文章,提出变革性的纳米系统新理念,把计算和数据存储垂直集成在一个芯片之上。

与传统集成电路结构不同,这种分层式制备实现了在层间计算、数据存储、输入和输出等功能结构。可以在一秒内捕捉大量数据,并在单一芯片上直接存储,原位实现数据获得与信息的快速处理。

这个研究的题目是Three-dimensional integration of nanotechnologies for
computing and data storage on a single chip。

更早之前,Max Shulaker团队还研发出全球首台碳纳米晶体管计算机。

FRANC

FRANC专注于在存储器中使用新的非易失性设备。这个计划寻求利用新的材料和器件,带来10倍的性能提升。

DARPA认为这些新进步,能够让以内存为中心的计算架构,克服当前冯·诺依曼架构中出现的内存瓶颈。

“现在架构中,移动数据的时间,比处理的时间还长”,DARPA还通过LSTM、ResNet-152、Alex
Net等案例说明这个问题。

共有6个项目入选FRANC:

获得最多资金支持的项目,负责人是UIUC的Naresh
Shanbhag教授。在他自己的主页上,公布了一些最新的研究。

传送门在此:

关于美国电子复兴计划

上面反复提到的美国“电子复兴计划”到底是什么?

这是从2017年6月1日开始,DARPA下的一盘大棋。DARPA期望通过此次计划,应对微电子技术领域面临的工程技术和经济成本方面的挑战。

DARPA为此下了大手笔,预计未来五年投入15亿美元。而下注的不只DARPA,据外媒EETimes报道,美国国会近期也增加了对电子复兴计划的投入,每年最多注资1.5亿美元。

据DARPA官方资料显示,在2018财年,将有2.16亿美元的资金流入电子复兴计划。

重金资助的背后,是美国对电子行业形势深深的焦虑。

半个多世纪以来,美国在半导体领域一直处于领先地位,也成为美国经济走在世界前列的保障。高速发展后的今天,当摩尔定律开始不那么奏效,美国开始陷入长期发展的阻碍。此时再不发力,怕是将优势全无。

在接受外媒IEEE Spectrum采访时,美国电子复兴计划的负责人Bill
Chappell表示目前是一个独特的时间点。“想寻求物理突破开始变得越来越难了,这是种潜在的趋势,可以用整个系统的成本来表示。当前,无论是设计、制造还是在系统芯片上编写软件都变得越来越昂贵,需要更大的设计团队来管理底层的复杂性。”Chappell说。

让Chappell焦心的除了内忧,还有外患。而这个“外患”,就包括中国。

在2018年的国防战略中,五角大楼将北京定义为其向前发展的两大强国竞争者之一。中国增加对微电子的投资开始让五角大楼心慌,它开始担心中国是否可能在使用中国芯片的美国军事系统中隐藏恶意应用程序或代码。

Chappell表示,中国的大部分投资都是用于制造设施,而非在基础研究上的探索。可能也是受此影响,和之前DARPA与大学基础电子研究项目“联合大学微电子项目”相比,电子复兴计划也开始更注重与产业的结合。

DARPA表示,新项目与JUMP计划相结合会产生巨大的能量,为下一阶段的创新提供基础,并在2025到2030年内为美国提供重要的电子技术能力。

admin

相关文章

发表评论

电子邮件地址不会被公开。 必填项已用*标注